I ricercatori dell’imec hanno presentato un’architettura di memoria ibrida NAND-DRAM basata sulla tecnologia CCD (dispositivo ad accoppiamento di carica), uno sviluppo volto a migliorare la velocità della memoria e l’efficienza in termini di costi. Questa innovativa architettura CCD 3D risolve il collo di bottiglia del “muro di memoria” nell’elaborazione AI, dove le unità di elaborazione come le GPU subiscono ritardi nell’attesa dei dati a causa della larghezza di banda della memoria inadeguata.
Il design unisce la velocità e la riscrivibilità della DRAM con la densità della NAND, distinguendola dalle tradizionali disposizioni di celle di memoria piatte impilando le celle di memoria verticalmente. Questo approccio imita l’architettura NAND 3D e offre potenziali vantaggi, tra cui una riduzione delle perdite e una migliore efficienza in termini di costi grazie alla maggiore densità delle celle di memoria.
La tecnologia CCD, tradizionalmente utilizzata nelle fotocamere digitali, è stata adattata per migliorare i sistemi di memoria. Il prototipo di imec utilizza ossido di indio gallio zinco (IGZO) invece del silicio, il che promette vantaggi come una migliore conservazione dei dati e un minore consumo energetico. Il prototipo ha raggiunto velocità di trasferimento di carica superiori a 4 MHz, sebbene attualmente incorpori un numero limitato di strati impilati.
Imec prevede che l’architettura CCD 3D potrebbe scalare in modo simile alla NAND, con i chip disponibili in commercio che ora superano i 200 strati. L’architettura è progettata per l’accesso ai dati a livello di blocco, ottimizzando le prestazioni per i moderni carichi di lavoro IA rispetto alla DRAM indirizzabile a byte. “A differenza della DRAM indirizzabile in byte, il nostro dispositivo CCD 3D è progettato per fornire accesso ai dati a livello di blocco, che è più adatto ai moderni carichi di lavoro AI”, ha affermato Maarten Rosmeulen, Direttore del programma per la memoria di archiviazione.
I piani futuri posizionano questa architettura come un dispositivo CXL Type-3, facilitando la comunicazione tra GPU, CPU e acceleratori in linea con gli standard del settore. Ci sono diverse sfide da affrontare, tra cui la gestione termica, la scalabilità dei livelli e l’integrazione del prototipo nel mondo reale. Tuttavia, in caso di successo, questa architettura di memoria potrebbe ridurre significativamente i costi associati alla DRAM nelle infrastrutture di intelligenza artificiale.
La continua ricerca di Imec potrebbe portare alla creazione di una nuova categoria di architetture di memoria che supereranno i progetti attuali, indicando un futuro promettente per i progressi della tecnologia della memoria.
